دانشگاه صنعتی شریف

دانشکده مهندسی کامپیوتر

گزارش آزمایش ۴

توصیف رفتاری

Digital Systems Design Laboratory

اعضای گروه

پوریا عرفانزاده ۴۰۱۱۱۰۹۱۸
فاطیما تیمارچی ۴۰۲۱۰۵۸۰۲
آیه صابری ۴۰۲۱۰۶۱۴۵

نام درس

آزمایشگاه طراحی سیستم‌های دیجیتال

استاد درس

دکتر علیرضا اجلالی

سال تحصیلی ۱۴۰۴–۱۴۰۵

۱.۴ مقدمه و اهداف

هدف آزمایش، طراحی رفتاری یک پشته با عمق ۸ و پهنای داده‌ی ۴ بیت در Verilog است. پشته باید فرمان‌های Push و Pop، بازنشانی، داده‌ی ورودی و خروجی و پرچم‌های Full و Empty را پشتیبانی کند.

۲.۴ طراحی و کد Verilog

این بخش پس از انجام آزمایش تکمیل می‌شود.

۳.۴ تست‌بنچ و شبیه‌سازی

این بخش پس از انجام آزمایش تکمیل می‌شود.

۴.۴ سنتز و پیاده‌سازی روی برد

این بخش پس از انجام آزمایش تکمیل می‌شود.

۵.۴ نتایج

این بخش پس از انجام آزمایش تکمیل می‌شود.

نتیجه‌گیری

این بخش پس از انجام آزمایش تکمیل می‌شود.